meta-facebook: minerva: Modify GPIO name to align DTS
Modify GPIO name use in minerva-early-sys-init to align DTS naming.
Change-Id: If09ff2ab06bfc51205e34dba2935e0c0c1be6145
Signed-off-by: Yang Chen <yang.chen@quantatw.com>
diff --git a/meta-facebook/meta-minerva/recipes-minerva/plat-svc/files/minerva-early-sys-init b/meta-facebook/meta-minerva/recipes-minerva/plat-svc/files/minerva-early-sys-init
index 9763fef..411cff1 100644
--- a/meta-facebook/meta-minerva/recipes-minerva/plat-svc/files/minerva-early-sys-init
+++ b/meta-facebook/meta-minerva/recipes-minerva/plat-svc/files/minerva-early-sys-init
@@ -3,60 +3,60 @@
source /usr/libexec/minerva-common-functions
# set initial value for GPIO output pins
-set_gpio PWREN_MTIA_BLADE0_EN 0
-set_gpio PWREN_MTIA_BLADE1_EN 0
-set_gpio PWREN_MTIA_BLADE2_EN 0
-set_gpio PWREN_MTIA_BLADE3_EN 0
-set_gpio PWREN_MTIA_BLADE4_EN 0
-set_gpio PWREN_MTIA_BLADE5_EN 0
-set_gpio PWREN_MTIA_BLADE6_EN 0
-set_gpio PWREN_MTIA_BLADE7_EN 0
-set_gpio PWREN_MTIA_BLADE8_EN 0
-set_gpio PWREN_MTIA_BLADE9_EN 0
-set_gpio PWREN_MTIA_BLADE10_EN 0
-set_gpio PWREN_MTIA_BLADE11_EN 0
-set_gpio PWREN_MTIA_BLADE12_EN 0
-set_gpio PWREN_MTIA_BLADE13_EN 0
-set_gpio PWREN_MTIA_BLADE14_EN 0
-set_gpio PWREN_MTIA_BLADE15_EN 0
+set_gpio PWREN_MTIA_BLADE0_EN_N 0
+set_gpio PWREN_MTIA_BLADE1_EN_N 0
+set_gpio PWREN_MTIA_BLADE2_EN_N 0
+set_gpio PWREN_MTIA_BLADE3_EN_N 0
+set_gpio PWREN_MTIA_BLADE4_EN_N 0
+set_gpio PWREN_MTIA_BLADE5_EN_N 0
+set_gpio PWREN_MTIA_BLADE6_EN_N 0
+set_gpio PWREN_MTIA_BLADE7_EN_N 0
+set_gpio PWREN_MTIA_BLADE8_EN_N 0
+set_gpio PWREN_MTIA_BLADE9_EN_N 0
+set_gpio PWREN_MTIA_BLADE10_EN_N 0
+set_gpio PWREN_MTIA_BLADE11_EN_N 0
+set_gpio PWREN_MTIA_BLADE12_EN_N 0
+set_gpio PWREN_MTIA_BLADE13_EN_N 0
+set_gpio PWREN_MTIA_BLADE14_EN_N 0
+set_gpio PWREN_MTIA_BLADE15_EN_N 0
-set_gpio PWREN_NW_BLADE0_EN 0
-set_gpio PWREN_NW_BLADE1_EN 0
-set_gpio PWREN_NW_BLADE2_EN 0
-set_gpio PWREN_NW_BLADE3_EN 0
-set_gpio PWREN_NW_BLADE4_EN 0
-set_gpio PWREN_NW_BLADE5_EN 0
+set_gpio PWREN_NW_BLADE0_EN_N 0
+set_gpio PWREN_NW_BLADE1_EN_N 0
+set_gpio PWREN_NW_BLADE2_EN_N 0
+set_gpio PWREN_NW_BLADE3_EN_N 0
+set_gpio PWREN_NW_BLADE4_EN_N 0
+set_gpio PWREN_NW_BLADE5_EN_N 0
-set_gpio PWREN_MTIA_BLADE0_HSC_EN 0
-set_gpio PWREN_MTIA_BLADE1_HSC_EN 0
-set_gpio PWREN_MTIA_BLADE2_HSC_EN 0
-set_gpio PWREN_MTIA_BLADE3_HSC_EN 0
-set_gpio PWREN_MTIA_BLADE4_HSC_EN 0
-set_gpio PWREN_MTIA_BLADE5_HSC_EN 0
-set_gpio PWREN_MTIA_BLADE6_HSC_EN 0
-set_gpio PWREN_MTIA_BLADE7_HSC_EN 0
-set_gpio PWREN_MTIA_BLADE8_HSC_EN 0
-set_gpio PWREN_MTIA_BLADE9_HSC_EN 0
-set_gpio PWREN_MTIA_BLADE10_HSC_EN 0
-set_gpio PWREN_MTIA_BLADE11_HSC_EN 0
-set_gpio PWREN_MTIA_BLADE12_HSC_EN 0
-set_gpio PWREN_MTIA_BLADE13_HSC_EN 0
-set_gpio PWREN_MTIA_BLADE14_HSC_EN 0
-set_gpio PWREN_MTIA_BLADE15_HSC_EN 0
+set_gpio PWREN_MTIA_BLADE0_HSC_EN_N 0
+set_gpio PWREN_MTIA_BLADE1_HSC_EN_N 0
+set_gpio PWREN_MTIA_BLADE2_HSC_EN_N 0
+set_gpio PWREN_MTIA_BLADE3_HSC_EN_N 0
+set_gpio PWREN_MTIA_BLADE4_HSC_EN_N 0
+set_gpio PWREN_MTIA_BLADE5_HSC_EN_N 0
+set_gpio PWREN_MTIA_BLADE6_HSC_EN_N 0
+set_gpio PWREN_MTIA_BLADE7_HSC_EN_N 0
+set_gpio PWREN_MTIA_BLADE8_HSC_EN_N 0
+set_gpio PWREN_MTIA_BLADE9_HSC_EN_N 0
+set_gpio PWREN_MTIA_BLADE10_HSC_EN_N 0
+set_gpio PWREN_MTIA_BLADE11_HSC_EN_N 0
+set_gpio PWREN_MTIA_BLADE12_HSC_EN_N 0
+set_gpio PWREN_MTIA_BLADE13_HSC_EN_N 0
+set_gpio PWREN_MTIA_BLADE14_HSC_EN_N 0
+set_gpio PWREN_MTIA_BLADE15_HSC_EN_N 0
-set_gpio PWREN_NW_BLADE0_HSC_EN 0
-set_gpio PWREN_NW_BLADE1_HSC_EN 0
-set_gpio PWREN_NW_BLADE2_HSC_EN 0
-set_gpio PWREN_NW_BLADE3_HSC_EN 0
-set_gpio PWREN_NW_BLADE4_HSC_EN 0
-set_gpio PWREN_NW_BLADE5_HSC_EN 0
+set_gpio PWREN_NW_BLADE0_HSC_EN_N 0
+set_gpio PWREN_NW_BLADE1_HSC_EN_N 0
+set_gpio PWREN_NW_BLADE2_HSC_EN_N 0
+set_gpio PWREN_NW_BLADE3_HSC_EN_N 0
+set_gpio PWREN_NW_BLADE4_HSC_EN_N 0
+set_gpio PWREN_NW_BLADE5_HSC_EN_N 0
-set_gpio PWREN_FCB_TOP_L_EN 0
-set_gpio PWREN_FCB_TOP_R_EN 0
-set_gpio PWREN_FCB_MIDDLE_L_EN 0
-set_gpio PWREN_FCB_MIDDLE_R_EN 0
-set_gpio PWREN_FCB_BOTTOM_L_EN 0
-set_gpio PWREN_FCB_BOTTOM_R_EN 0
+set_gpio PWREN_FCB_TOP_L_EN_N 0
+set_gpio PWREN_FCB_TOP_R_EN_N 0
+set_gpio PWREN_FCB_MIDDLE_L_EN_N 0
+set_gpio PWREN_FCB_MIDDLE_R_EN_N 0
+set_gpio PWREN_FCB_BOTTOM_L_EN_N 0
+set_gpio PWREN_FCB_BOTTOM_R_EN_N 0
set_gpio FM_CMM_AC_CYCLE_N 1